[ED: Softcover], [PU: Éditions universitaires européennes], L'évolution des technologies des semi-conducteurs vers des géométries de plus en plus fines permet un accroissement des perform… mais…
[ED: Softcover], [PU: Éditions universitaires européennes], L'évolution des technologies des semi-conducteurs vers des géométries de plus en plus fines permet un accroissement des performances et des fonctionnalités par puce. L'objectif de ce travail est de concevoir une machine d'états en technologie CMOS 0.35 µm on exploitant un style de circuit logiques synchronisé C2MOS. Donc le noyau du circuit est le latch C2MOS qui construire un registre dynamique ingénieux, basé sur le concept maître esclave. La logique C2MOS combine la conception de logique statique avec la synchronisation réalisée en employant des signaux d'horloge; cette logique utilisé pour diminuer la complexité, augmenter la vitesse, et une dissipation inférieure de puissance. L'idée fondamentale derrière la logique dynamique est d'utiliser l'entrée capacitive du transistor MOSFET pour stocker une charge et pour se rappeler ainsi un niveau logique pour l'usage plus tard. La forte partie des potentialités dans le cadre de ce travail est l'utilisation plateforme CAO Cadence Virtuoso pour concevoir un circuit de machine d'états et leur full custom layout basant sur flot de conception.
2011. 104 S.
Versandfertig in 6-10 Tagen, DE, [SC: 0.00], Neuware, gewerbliches Angebot, Offene Rechnung (Vorkasse vorbehalten)<
booklooker.de
buecher.de GmbH & Co. KG Custos de envio:Versandkostenfrei, Versand nach Deutschland. (EUR 0.00) Details...
(*) Livro esgotado significa que o livro não está disponível em qualquer uma das plataformas associadas buscamos.
[ED: Softcover], [PU: Éditions universitaires européennes], L'évolution des technologies des semi-conducteurs vers des géométries de plus en plus fines permet un accroissement des perform… mais…
[ED: Softcover], [PU: Éditions universitaires européennes], L'évolution des technologies des semi-conducteurs vers des géométries de plus en plus fines permet un accroissement des performances et des fonctionnalités par puce. L'objectif de ce travail est de concevoir une machine d'états en technologie CMOS 0.35 m on exploitant un style de circuit logiques synchronisé C2MOS. Donc le noyau du circuit est le latch C2MOS qui construire un registre dynamique ingénieux, basé sur le concept maître esclave. La logique C2MOS combine la conception de logique statique avec la synchronisation réalisée en employant des signaux d'horloge cette logique utilisé pour diminuer la complexité, augmenter la vitesse, et une dissipation inférieure de puissance. L'idée fondamentale derrière la logique dynamique est d'utiliser l'entrée capacitive du transistor MOSFET pour stocker une charge et pour se rappeler ainsi un niveau logique pour l'usage plus tard. La forte partie des potentialités dans le cadre de ce travail est l'utilisation plateforme CAO Cadence Virtuoso pour concevoir un circuit de machine d'états et leur full custom layout basant sur flot de conception.
2011. 104 S.
Versandfertig in 6-10 Tagen, DE, [SC: 0.00], Neuware, gewerbliches Angebot, Offene Rechnung (Vorkasse vorbehalten)<
booklooker.de
buecher.de GmbH & Co. KG Custos de envio:Geen verzendingskosten. (EUR 0.00) Details...
(*) Livro esgotado significa que o livro não está disponível em qualquer uma das plataformas associadas buscamos.
[ED: Softcover], [PU: Éditions universitaires européennes], L'évolution des technologies des semi-conducteurs vers des géométries de plus en plus fines permet un accroissement des perform… mais…
[ED: Softcover], [PU: Éditions universitaires européennes], L'évolution des technologies des semi-conducteurs vers des géométries de plus en plus fines permet un accroissement des performances et des fonctionnalités par puce. L'objectif de ce travail est de concevoir une machine d'états en technologie CMOS 0.35 µm on exploitant un style de circuit logiques synchronisé C2MOS. Donc le noyau du circuit est le latch C2MOS qui construire un registre dynamique ingénieux, basé sur le concept maître esclave. La logique C2MOS combine la conception de logique statique avec la synchronisation réalisée en employant des signaux d'horloge; cette logique utilisé pour diminuer la complexité, augmenter la vitesse, et une dissipation inférieure de puissance. L'idée fondamentale derrière la logique dynamique est d'utiliser l'entrée capacitive du transistor MOSFET pour stocker une charge et pour se rappeler ainsi un niveau logique pour l'usage plus tard. La forte partie des potentialités dans le cadre de ce travail est l'utilisation plateforme CAO Cadence Virtuoso pour concevoir un circuit de machine d'états et leur full custom layout basant sur flot de conception.
2011. 104 S.
Versandfertig in 6-10 Tagen, DE, [SC: 0.00], Neuware, gewerbliches Angebot, Offene Rechnung (Vorkasse vorbehalten)<
Custos de envio:Versandkostenfrei, Versand nach Deutschland. (EUR 0.00) buecher.de GmbH & Co. KG
[ED: Softcover], [PU: Éditions universitaires européennes], L'évolution des technologies des semi-conducteurs vers des géométries de plus en plus fines permet un accroissement des perform… mais…
[ED: Softcover], [PU: Éditions universitaires européennes], L'évolution des technologies des semi-conducteurs vers des géométries de plus en plus fines permet un accroissement des performances et des fonctionnalités par puce. L'objectif de ce travail est de concevoir une machine d'états en technologie CMOS 0.35 m on exploitant un style de circuit logiques synchronisé C2MOS. Donc le noyau du circuit est le latch C2MOS qui construire un registre dynamique ingénieux, basé sur le concept maître esclave. La logique C2MOS combine la conception de logique statique avec la synchronisation réalisée en employant des signaux d'horloge cette logique utilisé pour diminuer la complexité, augmenter la vitesse, et une dissipation inférieure de puissance. L'idée fondamentale derrière la logique dynamique est d'utiliser l'entrée capacitive du transistor MOSFET pour stocker une charge et pour se rappeler ainsi un niveau logique pour l'usage plus tard. La forte partie des potentialités dans le cadre de ce travail est l'utilisation plateforme CAO Cadence Virtuoso pour concevoir un circuit de machine d'états et leur full custom layout basant sur flot de conception.
2011. 104 S.
Versandfertig in 6-10 Tagen, DE, [SC: 0.00], Neuware, gewerbliches Angebot, Offene Rechnung (Vorkasse vorbehalten)<
Custos de envio:Geen verzendingskosten. (EUR 0.00) buecher.de GmbH & Co. KG
1Como algumas plataformas não transmitem condições de envio e estas podem depender do país de entrega, do preço de compra, do peso e tamanho do item, de uma possível adesão à plataforma, de uma entrega direta pela plataforma ou através de um fornecedor terceirizado (Marketplace), etc., é possível que os custos de envio indicados pela terralivro não correspondam aos da plataforma ofertante.
Dados bibliográficos do melhor livro correspondente
L'évolution des technologies des semi-conducteurs vers des géométries de plus en plus fines permet un accroissement des performances et des fonctionnalités par puce. L'objectif de ce travail est de concevoir une machine d'états en technologie CMOS 0.35 µm on exploitant un style de circuit logiques synchronisé C2MOS. Donc le noyau du circuit est le latch C2MOS qui construire un registre dynamique ingénieux, basé sur le concept maître esclave. La logique C2MOS combine la conception de logique statique avec la synchronisation réalisée en employant des signaux d'horloge; cette logique utilisé pour diminuer la complexité, augmenter la vitesse, et une dissipation inférieure de puissance. L'idée fondamentale derrière la logique dynamique est d'utiliser l'entrée capacitive du transistor MOSFET pour stocker une charge et pour se rappeler ainsi un niveau logique pour l'usage plus tard. La forte partie des potentialités dans le cadre de ce travail est l'utilisation plateforme CAO Cadence Virtuoso pour concevoir un circuit de machine d'états et leur full custom layout basant sur flot de conception.
Dados detalhados do livro - Conception d'une machine d'états
EAN (ISBN-13): 9786131557972 ISBN (ISBN-10): 6131557977 Livro de capa dura Livro de bolso Ano de publicação: 2011 Editor/Editora: Éditions Universitaires Européennes
Livro na base de dados desde 2007-10-25T06:23:16-02:00 (Sao Paulo) Página de detalhes modificada pela última vez em 2023-11-24T13:56:55-03:00 (Sao Paulo) Número ISBN/EAN: 6131557977
Número ISBN - Ortografia alternativa: 613-1-55797-7, 978-613-1-55797-2 Ortografia alternativa e termos de pesquisa relacionados: Autor do livro: samir khali Título do livro: cmos technologie